bit-parallel中文是什么意思

发音:

中文翻译
造句

位并行

bit bit1 bite 的过去式及过去分词。
parallel adj. 1.平行的；并行的 (to; with); 【 ...
bit parallel 比特并行; 位并行; 位平行
parallel bit 位并行
parallel by bit 按位并行
parallel-by-bit 计算机的位并行
bit parallel associative processor 位并行相联处理机
bit parallel character transfer 位并行字符传送
bit parallel format 比特并行格式
bit parallel logical instruction 全字长逻辑指令
bit parallel transmission 比特并行传输
bit-parallel a ociative memory 位并行相联存储器
bit-parallel associative memory 位并行相联存储器
parallel bit transmission 并行位传送; 位并行传输
parallel data bit line 并行数据位线
be parallel to 和……平行，和……一样; 平行于; 与...平行, 与...类似
be parallel with 与...同时, 随着..., 与...比较, 与...相应, 与...并联
in parallel 并联的; 开联
in parallel with 与...平行, 与...同时, 与...并联
in-parallel 并联平行
parallel adj. 1.平行的；并行的 (to; with); 【电学】并联的。 2.同一方向的，同一目的的。 3.相同的，同样的，相似的，对应的。 a parallel instance [case] 同样的例子[情况]。 His prudence is parallel to his zeal. 他固然谨慎，也同样热心。 run parallel with 和…平行。 n. 1.平行线[面]。 2.相似，类似；相似物，相当的人[物]。 3.比较，对比。 4.纬度圈，纬线。 5.【军事】平行堑壕。 6.【印刷】平行号〔‖〕。 7.【电学】并联。 the parallel of altitude [declination, latitude] 平纬[赤纬，黄纬]圈。 draw a parallel between ... 在…之间作对比。 in parallel with 和…并行，和…对应。 without (a) parallel 无与匹敌的。 vt. (-l(l)-) 1.使成平行；与…平行。 2.与…相匹[配得上，相应]。 3.对比，比较… (with)。 n. -ism 【计算机】并行计算。
parallel in 并联输入; 并网; 并行输入
parallel to 平行的，并列的；相同的，类似的; 平行于; 同...平行; 与……平等,类似
parallel with 与...比较
parallel-in 并行输入

"查查词典"手机版

千万人都在用的超大词汇词典翻译APP

例句与用法

Bit - parallel associative memory
位并行相联存储器
The data transfer capacity ( in bits per second ) of a bit - parallel bus
每条位并行总线上可传输数据的容量,用比特秒表示。
22 lee c y , lu e h , sun l f . low - complexity bit - parallel systolic architecture for computing ab 2 c in a class of finite field gf
由此可证明，提出的乘法算法具有最低复杂度电路架构，此电路很适合应用于密码系统的硬件设计。
4 lee c y , lu e h , lee j y . bit - parallel systolic multipliers for gf fields defined by all - one and equally - spaced polynomials . ieee trans . computers , 2001 , 50 : 385 - 393
近些年来，有限场数值运算被广泛应用在编码理论计算机密码数字讯号处理,逻辑设计,和随机数产生器等领域上，受到相当大注意。
5 lee c y . low complexity bit - parallel systolic multiplier over gf using irreducible trinomials . iee computers and digital techniques , 2003 , 150 : 39 - 42 . 6 lee c y . low - latency bit - parallel systolic multiplier for irreducible x m x n 1 with gcd 1
自从h . kung提出心脏收缩电路架构systolic architecture设计观念之后，此观念已被运用至许多不同领域的电路设计上以求简化系统设计过程与提升系统运算速度。